传三星“3nm”更名“2nm”，与客户重写合同！

2022 年秋季，三星发布了截至 2027 年的工艺技术路线图，详细规划了多个重要节点，涵盖 SF3E、SF4P、SF3、SF4X、SF2、SF3P、SF2P 以及 SF1.4 等多个阶段。

不过最新消息指出，自 2024 年初起，三星已向客户通报了路线图的调整情况，并决定将原有的第二代 3 纳米级制造技术（即 SF3）重新命名为 2 纳米级制造工艺（即 SF2）。

为此，该公司甚至与打算使用 SF3 生产节点的客户重新签订了合同。" 三星电子通知我们，第二代 3nm 正在更改为 2nm，" 一位消息人士告诉 ZDNet。" 去年我们与三星代工厂签订了第二代 3 纳米生产合同，但最近我们修改了合同，将名称改为 2 纳米。"

图源：三星

根据最新消息，三星打算在 2024 年下半年开始生产基于现在所谓 SF2 的芯片。据此推测，三星的 SF3 工艺更名为 SF2 后，或许没有任何改变——如果未进行重新设计，就不可能使用不同的工艺技术来制造专为 SF3 设计的芯片。

据了解，三星的 SF3 技术被称为多桥通道场效应晶体管 ( MBCFET ) 的环栅 ( GAA ) 晶体管。SF3（现为 SF2）不具备背面供电网络 ( BSPDN ) ，与英特尔的 20A 工艺技术相比，这是一个主要缺点，后者引入了 GAA 晶体管和背面供电网络，以实现更高的性能和能效。

芯片制程的文字游戏

在谈论芯片制程时，我们时常听到诸如 7nm、14nm、28nm 等术语，但实际上，这些数字并未精准地刻画出晶体管的物理尺寸。在近年来，特定技术工艺名称中的数字已不再直接指代任何物理量，如栅极长度、导体节距或栅极节距。

过去，工艺节点的命名方式通常是根据晶体管的栅极最小长度来确定。在制程中，栅极的长度、宽度等尺寸，对晶体管性能都产生着重要影响。

其中，对栅极的长度来说，栅极越短，电流经过的距离就越短，速度就越快，晶体管性能就越强。另一方面，栅极的宽度决定了在相同尺寸下晶体管的集成数量，因此，它对芯片的整体性能也产生了重要影响。

最初，制程口径与栅极宽度之间存在明确的对应关系，例如，150 纳米制程即意味着栅极宽度为 150 纳米。然而，随着摩尔定律的广泛应用，芯片制程逐渐追求更精细的尺寸，栅极宽度逐渐减小，导致制程口径与栅极宽度之间的对应关系逐渐变得模糊。

图源：三星

同时，随着栅极长度的缩小变得越来越困难，制造商逐渐摒弃了这种传统的命名方式。取而代之，他们采用了一种更加复杂的方式，将工艺节点名称与掩膜版的尺寸相关联，包括工艺栅间距和金属间距。这两个尺寸的乘积决定了晶体管的实际面积大小。

另一方面，为了在市场上占据有利地位，并在同等级别的芯片市场中获得更大的份额，各大晶圆厂会运用制程节点的命名策略来宣传自己的技术实力，进而营造出一种竞争氛围。这种现象使得芯片制程在一定程度上演变成为了一种营销手段。

以英特尔为例，在 2021 年，英特尔决定采用新的命名体系，将其 10nm Enhanced SuperFin 技术命名为 Intel 7，7 纳米工艺则被命名为 Intel 4，7nm 增强版更名为 Intel 3，并将次世代工艺（GAA 技术）重新命名为 Intel 20A。

从此来看，三星此次对工艺制程进行的 " 重命名 "，实质上是其在简化工艺命名体系方面的一次尝试。当然，营销考量或许才是主要目的，三星试图借此方式，更好地与英特尔等竞争对手对标匹配，从而增强市场竞争力，至少在视觉层面上是这样。